

機械電子式計算方式について

昭和29年1月29日

東京大学理学部物理学教室

高橋芳俊

後藤英一

山田博

3.1 量子電位蓄電器記憶装置

(1)

蓄電器に蓄えられた電荷は短時間にはほとんど変わらないから、短時間なら Information(情報)を蓄えることが出来るることは明かである。しかし長時間放置すると電荷が漏洩して、情報は失われてしまう。これを防止するには蓄電器の充電電位を離散的準位に量子化し Information が失われる前に適当な装置で蓄電器の電位を基準の量子的準位に復元する所にすればよい。今後二の様に蓄電器の充電電位を基準量子準位に戻す機能を持つ機械を量子化機 Quantizer と呼ぶことにする。

量子化機 Q は一個の蓄電器に一個ずつ附属させる必要はない。これは若し適当な切換機(Scanning Device)があるならば、一台の量子化機を順次に切替えて使用して数多くの蓄電器の電位を量子化出来るからである。Information を失うことなく蓄電器を放置し得る時間を T 、量子化機 Q と切替機 S の一記憶素子当たりの所要動作時間 t とすれば一個の量子化機 Q で、最大 $N = T/t$ 個の蓄電器を取扱えることとなる。

この様な機能を持つ切換機には原理的に電子的なものと機械的なものが考え得るであろう。

上記の観点からは Williams Memory Tube は電子的 Q を持つ蓄電器記憶装置とも言える。

通常の Flip Flop は分布容量が蓄電器ではなく、各蓄電器に一個ずつの量子化機 Q が附属しているとも見なし得る。又 Whirl Wind Tube は無数に多くの Q を持つと考えてよい。

しかるにこれらはいずれも純電子的であつて上記の第ニの可能性即ち、機械的に駆動される電気接点切換機を利用して量子電位蓄電器記憶装置についての記述は未だない様である。

底ってこの新記憶方式とその計算機への応用につきニコに考究してみたい。

(2)

S2. 計算機の Gateについて

情報的量(計算機では数値及び命令)の流れを制御する機構をすべて Gate と呼ぶことにすると計算機の Gate は次の二種類に大別出来る。

即ち一つは制御をする量も又情報である様な Gate、二の種の Gate を便宜上情報的 Gate と呼ぶことにしよう。他の一つは個々の計算機に特有な順序、系統に関する Gate であつて定常 Gate と呼ぶことにする。

定常 Gate は又多くの場合周期的であり計算機内の情報(数値及び命令)の取る値に無関係に動作するのである。

計算機の記憶装置に大切なのは記憶素子よりもむしろ記憶位置の指定法であつて、計算機に定常 Gate、特に周期 Gate が好んで利用されるのはこの記憶位置の指定を時間選択を行うと機械が著しく簡易化されるからであろう。例えば Magnetic Drum の Head や水銀遅延回路、Williams Memory の再生装置は明かに上記の意味での定常(周期) Gate になっている。

機械的機構に依つて電磁気的情報量を制御する Gate は純電子的 Gate に比し慣性が大きい為に一般に動作は緩慢であるが次の事実は注意するべきであろう。機械的電磁情報 Gate は現在通常繼電器類の形で実現せられているが、その動作は極めて遅く 10 ms より早く確実に動作するものは少い。一方機械的な電磁周期 Gate は力学的定常運動を利用出来るので、慣性の影響は比較的小くなり、相当動作時間の早いものが実用化されている。

例えば、迴転と言う力学的定常運動を利用する Magnetic Drum では数字周期(Digit Cycle)が $100\text{ KCL}(10\text{ }\mu\text{s})$ 程度のものはざらであるし電動機の整流子も Gate と見ると 20 枚では $30,000\text{ r.p.m.}$ の電動機なら Gate の動作時間は $100\text{ }\mu\text{s}$ よりは小さいと見なしてよい。

上述の経験的事実から「機械的電磁 Gate を用いる計算機の演算

(3)

速度を早めるには成るべく定常(周期) Gate を利用するとよい」という原則が得られる。

次に機械的電気接点が電子的接点に比して接抗及び電位誤差が著しく少いと言う利点を持つことも注意されなくてはならない。この利点を生かすと接点で制御する電気的情報量により多くの計量的性格を持たせることが考えられる。近年直流増力機に機械的接点が費用されるのはこの特長を利用していると言つて良いと思われる。この点については直流分再生(D.C. rectore)の項に更に詳しく述べるであろう。

電子計算機の窮屈の速度は電子的 Gate に依つて達成せられるものと思われる。従つて機械的機構の電気 Gate は計算機の構造を簡易化し経費を節減するか、或いは純電子的計算機よりも信頼度の高い計算機を得ることが主目的であると見られる。しかし計算機の信頼度を論ずるには完成された機械の長期運転から得られる統計的数値が必要で現在これを論ずることは残念ながら不可能である。依つてこゝでは構造の簡易化のみを目標にすることにする。

S3. 記憶装置の構成とその特徴及び直列伝送法

この節では前の節に述べた機械的電気接点の原理的特徴となるべく特長として生かす様に心掛けて、蓄電器記憶装置の具体的構成を試み直列伝送法について述べ又蓄電器記憶の特徴についても考えてみたい。

さきに述べた記憶内容を再生する量子化機 Q は動作時間の相当早いものが作り得る見込みであるから Q の数を節約するには(さきの N を大ならしのるには)切換機 S の切換速度は早い方がよい。又この切換は定常接点(Gate)で行い得る性質のものであるから第 1 図の 4) の様に周期接点を利用してるのが良いと思われる。

今後の説明に現われる切換機は電話の Line Switch の様なものと思えばよい。第 1 図の 4) で S は W の回転に伴い、直次に記憶素子である蓄電器 C に接続され C の放置された時間中に生じた電圧の

(4)

誤差は修正され、Qの基準量子電位が再生されるのである。記憶素子Cについて情報量が二進法的に表示されているならば、Qはたゞ一回の通常のFlip Flop でよい。又Qに多進法例えば10進法的に0, 10, 20, ..., 90 voltの10準位を持たせることも可能である。

多くの量子水準を持つ情報量の計量的性質を利用した多(10)進法の加減算機の例が後に示されるが、これらの多水準の場合には機械的接点の低抵抗が電位誤差がないと言ふ特徴は極めて重要な役割を演じていると言つてよい。

第1回の4)に例示された量子化機Qの使用法では、Qは一個の記憶器 B_m に専用されているが、蓄電器Cの絶縁が相当によく又 Wiper と接地間の分佈容量が小さければ、Cの放電可能時間TはQの一周期時間より相当長い。この様な場合にはQを何個もの記憶器Bに共用出来る。

蓄電器Cに $0.1 \mu F$ 程度のものを挿い。10量子水準(10進法)とするとき、量子化機で約1000個の蓄電器を取扱えると思われる。又量子化機の動作に必要な時間は $500 \mu s$ 位になると思われる。

Qを共用するには第2回の1)の様に回転切換继電器RS1を利用してよい。しかし1)ではRS1の切換する時間中はQが遊んでしまって損であるから第2回の2)が考えられる。

RS1はコイルに電流が流れると、込みその動作時間はBの正常回転切換機の半迴転の時間中、QはAに接続される。かくてAに量子化を必要とする蓄電器群を接続すれば、Qはすべての時間中、利用これにより蓄電器群を接続すればQはすべての時間中、利用されことになる。田では別個の記憶器群がRS2を通じて接続されている。第2回の2)のRS1, RS2は共に定常接点であるから B_n を駆動する電動機と適当な機構で定常的に駆動することも出来るが、機械的な機構は説明に不便なので、絶電器を利用するこにしてある。

上例で示された様に動作の早い周期接点と(上例では \square e)動作緩慢な絶電器接点とを組合せて、絶電器の欠点を補う方法は、後

(5)

にも見られるであろう。

量子化機と切換機を上に述べた様に候うと各記憶器の端子には各記憶素子に記憶されている電圧がWの回転に伴い順次に現われるから計算機中の語(word)の各桁の数字(何進法でもよい)を表示する電圧を軒轅にCに記憶させておくと記憶器Bの出力電圧は語(数値及び命令)を直列的(Serial)に表示する。この際、語の長さと定常切換機の接点数を一致させるのが最も自然と思われる。この様にすると一記憶器は一度一語となる。

第3回は記憶器 B_m の一語を B_n へ直列的に伝送する方法を示したもので、この伝送操作は計算機の最も基本的な演算の一つである。

第4表の2)のTの性質は第5回に示されている様に B_m , B_n の接点の開閉に多少でも時間的にずれのある場合には大切で、この性質がないと伝送量は何になるか分らない。伝送装置に高速Gate- \ominus が必要なのはこれと同理に基くものであつて、Tを勝手な位置で外すと不都合が生ずるからである。この高速Gateは後に同期接点と絶電器の組合せに依つても作り得ることが示されるが、ニトでは、Tに附属した電子的Gateであると思つてもよい。伝送装置がこの様な要求を満足すると、 B_m , B_n の周期切換接点に対する要求が著しく緩和されるることは第5回からも分るであろう。

伝送操作は継続的に行われる事もあるので正確を期する為に全記憶器を定常的に循環する量子化機QC以外に第3回のMの位置に別のQを入れる事が望ましい。QCは伝送操作に無関係に循環しているので、伝送が行われる時、一度Nの位置にQCが入り得るので演算(ニトでは伝送)に妨害を考えない所に第4表の5)が要求される。又QとQCが一緒に第3回のMの位置に入り得るので、4)が又そもそもMにQを入れ得る所に3)が要請される。これらの方に対する要請は Williams Memory の所に再生期と動作期を分離すれば不要になるが、再生と他の動作を時間的には同時に機能的には独立に行ひ得る所は、蓄電器記憶の一つの特徴であつて、これを生か

(6)

して速度を落さない様に二期に分離はしないのである。これ等のQに対する一見厄介な要請は実は通常の電子管回路を利用したQでは自然に満足されている様に思われる。

この様に量子化は演算に妨害を与えることなく独立に通常的に行われるものとして、今後は一般の記憶盤（演算に直接関係していないものの）の量子化機構についての記述は省略する。

こゝまで述べて来た様な蓄電器記憶装置の大きな特徴はどの記憶素子Cの記憶内容を常に同時に使用出来ることである。或いは記憶装置全体がStatic Registerだとも言える。若し逆に蓄電器群に力学的定常運動をさせたのではこの様なことは著しく困難になるであろう。演算（伝送を勿論含む）方式には簡易化の為に直列式を用いたとしても語の入っている記憶器それ自身としては並列的と見られるのである。この特徴は演算及び再生を同時、且つ独立に行い得る点にも現われている。

他の記憶装置の例と比較するとこの特徴は一層明瞭となるであろう。Williams Memoryでは一度に取り出し得る情報のbit数は電子銃の範数までであつてそれ以上が必要ならば直列的表示を（取れるものは）取るか或いは補助の記憶装置（Static Register等）を用ひなくてはならない。又 Williams Memoryでは或る時間は必ず電子銃を再生の為に使わなくてはならなかつたのである。

3.4. 直列伝送法の応用

前節の直列式の伝送装置と同期接点間の配線を利用して、語の分解、合成、平行移動等が簡単に出来る。

定常回転切換機の接点数いくつでもよいが説明の便宜上カ1回とも合わせて6接点即ち一語6字として説明する。語の平行移動は計算機の主要な演算の一つで、カ6図は B_m の内容を右又は左に一つ平行移動して B_n へ伝送する方法を示している。S1とS3は共通でも良いが便宜上分けてある。S1とS2或いはS3とS4間に斜めの配線に依ってL,Rには B_m の語が一字(digit)ずれて

(7)

直列的(Serial)に現われる。これ等のいずれかを B_n に入れには伝送装置を接続すればよい。平行移動するので ℓ, ℓ' は飛びだしてしまうし、 ℓ, ℓ' に何を入れるべきかは数値の表示法と演算規則に依つて定まる。平行移動する字数は5の間の斜配線の移動数に依つて任意に取り得る二とは因からも直ちに分るであろう。

第7図は6字の語を2字と4字に分解し、又その逆に合成する方法を示す。語の合成分解は一語を幾つかの短語(Short Word)に分けて使う場合や小数点移動式の数値表示方法で指數部分(Power Index Part)と数値部分(Number Part)とで別個に演算を行ふ場合等に必要になる。

第8図の1)は1字ずつ語を右に移動することをれ語時間連続して行って S_1 の語を6字右に移動する方法を示し2)は同様に左に6字ずらす方法である。 IS_1 は S_1 の語が時間的に S_1 とは逆に現われる様に配線されている。カ6、カ7図の1 word Gateは余り本質点ではなく実は何語通してもよかつたのであるが、ニのカ8図では正確に6語(word)だけ通す必要がある。カ9図はニつの6字語を合併した12字の長語を6字右に平行移動する方法の二つの基本的形を示すものである。左に移動するには S_1, S_1' が IS_1, IS_1' だとすればよい。この例からも分かる様に蓄電器記憶では語長を伸縮することが比較的簡単に出来る。

第10図は蓄電器記憶と直列伝送法とを組合せた機械の補助記憶装置を利用する方法の原理を示す。並列的情報量を持つ組合せ接点の群 R_1 は S_1 に接続されこゝで直列表示に変換され RT_1 に依つて任意の記憶器 B_n に送られる。 B_n の記憶素子C中で情報量は2進法的に表示されている。又 B_n の内容は RT_2 を通じて S_2 又は S_2' に送られて並列表示に変換されて組合せコイルに送られる。 S_2, S_2' は電力増幅の二つの形式を示す。 S_2' では一つのコイルに一個ずつ真空管が附いているが S_2 では電力増幅器が一個だがこれは相当大電流が取れる必要があり、或は回路を多少変更してサイラトロン等を利用した方がよいかも知れない。

(8)

第 10 図の左側は量子化機構を示している。C は高周波を利用して定常回転切換機の接点の動作を監視し得ることを示す。これは記憶素子が蓄電器で高周波に対するインヒーダンスが非常に低いことを利用するもので量子化機を接続した記憶器のいずれかの接点が接触不良であった場合には回転切換装置 RS の回転がそこで止り機械全体もとめる様にする。この時の RS の位置や悪い記憶器が分ると言つた仕組になつてゐる。S₁, S₂ に Q と C を接続するのはこの監視を行う為である。表示法が二進法なので Q は 1 桁の Flip-Flop でよく真空管の総使用数は C と S₂ を除けば 5 本或はそれ以下にすることが可能であると思われる。

半回転の時間が通常の蓄電器の動作時間と同程度或いはそれより短かく、又相当信頼度も高いといふ種な定常回転切換機が得られるものとすれば、この種の補助記憶装置は蓄電器の動作時間に丁度整合 (match) し又構造は極めて簡単從つて安価と考えられる。

適当な電子管回路を利用すると、補助記憶器に 4 進法、8 進法等の表示方法を取ることも可能でこの時には S₁, S₂ を並列にして、そこに 2⁸ 進法と 2 進法の表示交換機をつけなければよい。

この節に示した諸例で離止蓄電器記憶装置の原理的に持つ並列的特質及びその有用性が一層明瞭になると思う。並列的記憶素子が便利なのは語を形成する字の移動が配線に依つて空間的に行えるからである。次節に述べる様な計量的直列演算装置をも併用すると直列的 (Serial) であつて並列的 (Parallel) でもあり数字的 (digital) であつて計量的 (analogue) でもあると言う面白い性格を持つた蓄電器記憶計算機が作り得ると思われる。

55 計量的直列多(10)進法加減算装置

前節までには何ら特別の数値表示方式を導入しなかつたが本節では特別な数値表示法を用ひる多進法の数の加減算装置について述べる。説明の都合上、10 進法を用い 0 から 9 までの数字を 0 volt 1 は 10 volt, 2 は 20 volt, ----, 9 は 90 volt という風

(9)

に計量的性格を持たせて表示することにする。ここで重要なのは 0 は 0 volt という原点ではなく数字を表示する電圧間隔が等しいことである。次に計算機中の数 x は $|x| \leq 1$ であるとし負数は 10 についての補数で示すことにし、各桁の数字は記憶器から定常回転切換機を取り出す場合時間的には順次に下の桁から現われる様に語を形成するものとする。

この場合、最左字 (*m.s.d. most significant digit*) は正数なら 0, 負数なら 1 となり数値を表示する語の桁子は通常のタイガ一計算器と全く同じである。

この様な計量的表示を用いると 10 進法各桁の数字を桁別に加減算するには数字を表示する電圧を計量的に加減算すればよい。又完全な加減算は二の電圧に更に前の桁からの貸借 (carry) の電圧を加えればよい。

第 11 図はこの様な加減算装置の一例を示している。この図は記憶器 Bn の内容を ACC (積算器 Accumulator) に加えるか、Acc から引くかして出来る和又は差を再び Acc に入れる回路である。11 図中の Adder 又は Subtractor は Acc からの電圧 Va と記憶器 Bn からの電圧 Vb 及び前の桁からの貸借 (carry) を表示する電圧 Vc とを計量的に加減算してその桁の和又は差の数字を表示する電圧 Va' と次の桁への貸借電圧 Vc' を作る装置である。この計量的加減算に多少の誤差があつても演算の前後で量子化されるので演算としての誤差は起らない。これは数字的 (digital) 計算機の特徴である。11 図中の Gate G1 は正確に 1 語であることが必要で m 語置すと Bn の内容が m 倍になつて演算される。一方 Gate G2 の方は何語通してもよい。

一字遅延回路 D1 は定常回転切換を構成可能であることが 12 図に示されている。1 の方はそのまま記憶器にも利用出来る様な回路である。m 字遅延回路は m+1 字を記憶すればよいので蓄電器の数は m+1 個でよいはずである。1 字遅延これを表現するのが 2) であつて、この様な m 字遅延回路も全く同様な配線で実

(10)

現出来る。第11回の加減算装置では Acc に出来た答を再び Acc^{*}に入れると言う二重の操作をしており、Adder Subtractor の持つべき機能は未だ相当に複雑と言わざるを得ない。この二つの点を改良した加減算装置の例が第13回に示されている。加減算の切換は回中に A, S と書かれた Switch で行われ、減算では Acc, Acc^{*} が共に加算の時とは逆向きに接続される様に出来ている。演算が正しく行われることは、加算は14回に又減算は13回に示されている。13回の加減算装置を使って通常の意味の Accumulator (積算器) を構成するには二つの方法が考えられる。一つは11回の様に Acc^{*} の内容を Acc に入れる方法であり、他の一つは加減算を一回行う毎に Acc と Acc^{*} とを交換して使う方法である。両者の得失は計算機の命令体系と制御機構と独立には論じ得ないが(3 address Code では Acc のない場合もある)、後者には Acc の前の内容が計算機中に残っているという特徴がある。13回の加減算装置では電圧の計量的加算は同期機械接点と蓄電器を利用して行われており、真空管を使う T C の機能は11回の Adder Subtractor に比すれば著しく簡単になつてゐる。第13回の加減算装置を見るに比すれば著しく簡単になつてゐる。第13回の加減算装置を見ると10進法に固有なのは、算盤装置 C の出力電圧が±50volt である点だけである。これを±40volt とし分圧器は 1/8 として算盤の電圧は天保り±5volt のまゝになるがにすれば他に何の変更もしないで、そのまゝ8進法の計算機になる。量子化機が 16 量子水準持つものとすれば 同様にして 16 進法にも、そのまい換えることとなる。これは数字が計量的に表示されているから出来るのであって、Switch 1つ切り替えで基本演算方式が何進法にでも変る計算機が作れる見込みが充分にある。

5.6 10進法中速乗除算の可能性

前節までに 10 (多) 進法で表示された数の加減法と平行移動 (Shift) 法を述べた。タイガーパソコンと全く同様な方法で乗除算を行なうには上の三演算を組合せねば出来ない。この乗除算方法を述べるには

(11)

速乗除算法と呼ぶことにする。この低速乗除算法はむしろ演算の遅次制御法に属し、こゝでは述べないことにする。又完全に並列的な乗除算機を附加して乗除算を行う高速乗除算法も可能ではあるが、これもこゝでは考へないことにする。こゝにその可能性について述べる方法は、この両者の中間と考えられるので中速乗除算法と呼ぶことにする。第16回はその原理を示すものであつて、その動作は11回の加減算装置と大差はない。16回の Multiplier は要するに乗算の九九を行うのであって中速乗算法は人間の筆算とは全く同様な計算法と言つてもよい。この方法はタイガーパソコンと同じ乗算法即ち低速乗算法と比較して平均約5倍の乗算速度を持つのである。中速除算法も人間と同じ割算の方法を機械に自動的に行わせようと言つてはあって上2桁から3桁の除算を計量的か或いは数字的に急速に行わせて次に何が立つか早く見てこの数に除数を16回の Multiplier で乗じ剰余から引算することを繰返すのがその原理である。これ等の中速乗除算法には入出力共に量子化された計量的電圧でしかも相当早く確実に動作する乗算機 Multiplier が必要でこの様な電子管回路を得ることが先決問題である。

5.7 計算機の制御方式

前節までに蓄電器記憶を利用する計算機の算術四則演算法の概要を述べたが自動逐次計算機で最も大切なのは、その制御の方法にある。しかし蓄電器記憶装置と機械同期接点の特質を生かす様な制御方式の成案は未だ残念ながら得られておらず、これは今後の研究課題である。こゝでは唯、その際留意すべき点を列記するに止める。

1) Order System をよく研究する事。

自動逐次計算で最も特色を發揮するのは、この Order System で、Order System や Coding が悪いと同じ算術四則演算速度の計算機でも総合演算速度には著しい相違が生ずる。如何なる論理演算でも原理的に可能な General Purpose 計算機にはなつていても、Order System が悪いと時間がかかり過ぎて実用的でなくなること

(12)

がある。

2) 大部分の Order は待ち合せが可能であること。

計算機を数値計算に利用する場合には次の order (命令) が何になるか分らない様な order は経験上極めて少い。(EDSAC では E, G Order 以外は次に行う命令は確定している) これは大部分の Order が待ち合せ可能であることを示す。

3) 繼電器を制御に利用し得ること。

算術的演算を前節まで述べた様に周期接点を利用して直列式に行うものとすると大体語の時間は継電器で制御出来る位の時間になる。

継電器を使つても制御の時間は零にし得る可能性があること。

Order の待ち合せが出来ることとが 2 図に示した様に継電器接点の遅れを周期接点で補う方法を利用すると算術演算の間で制御継電器の切換わるのを待つ時間は零にすることも可能と思われる。例えば 制御用の継電器群を二組置き、工組は現在実行中の演算回路に周期 Gate (例えば ○) で接続し、Ⅱ組は次の Order を実行する様に動かして待機させるのである。

但し、継電器群は周期 Gate ○ の一語時間中には確実に動作するものとする。次の語では、Ⅱ組に接続された別の周期 Gate (例えば e) で次の命令が実行されると言った仕組にすればよいのである。この様に二組の制御継電器群を持つ様な計算棟では次の様な面白い使い方が出来る様な設計が出来るかも知れない。

a) 二組の継電器群Ⅰ、Ⅱを使って演算を休みなく行う。

b) 一瓶の継電器群に故障がある時にはそれを修理に出し、無事な一组だけを半分の速度で計算する(三組Ⅰ、Ⅱ、Ⅲあればも?といふことは勿論である。)

c) 継電器群は二組使うが各組に独立に別々の計算を一組の算術装置を交互に ○ e で切換えて行う。即ち速度半分の計算機が二台あるのと同じことになる。

5) Order を記憶器に記憶させること。

蓄電器記憶では記憶素子 (Parallel) 或いは記憶盤 (Serial)

(13)

に継電器接点を接続しさえすれば、何組でも語は自由に独立に入れられ出来る。従つて数値と共に記憶装置に Order' を記憶させても Order の待ち合せには困らない。(C.R.T. Memory では Order と Number に同じ記憶装置を使うと窮屈の速度に於ては、Order の待ち合せは困難になる。Magnetic Drum や Delay Line Memory ではこのような原理的困難はない) 蓄電器記憶装置では多数の算術装置で同時に演算を行うことは原理的には可能である。

6) Subroutine を Rotary Selector に記憶させること。

Order を記憶盤に 10 (多) 進法で記憶させたとき Subroutine を Rotary Selector に記憶させると、2 進法に比して一接点当り $3.3 - 1 = 2,3$ bit 情報量を得することとなる。即ち Rotary Selector の接点数は $1/3.3$ でよいことになる。

7) 低速乗除算及び小数点移動式の算術法は制御法の問題である。

附 記

直流分再生について

本文に述べた演算装置には直流増幅器が必要であるが、一般に直流増幅器の欠点は零点が移動するにある。一方、機械的電気接点には零点の移動が殆どないと言う大きな特徴があった。この点を利用すると交流増幅器と直流分再生で殆んど零点移動のない直流増幅器が作り得る。その原理が 9/10 図に示されている。定常回路切換棟の一接点を接地し、その時、出力も 0 volt になる様に負録送をするのがその原理である。この直流分再生は計算棟の僅少な時間を使用するに過ぎない。この様に自分で自分の誤差を修正出来るるのは大型計算棟の大きな特徴と思われる。

伝送装置と量子化機の例

第 18 図と第 19 図は伝送装置と量子化棟の一例である。